May 23, 2018 Zanechat vzkaz

Řadič LCD je obtížné ladit? Naučte se používat osciloskop lze snadno vyřešit

Když obrazovka LCD zobrazuje abnormalitu, byla dříve vyvozena jevem a parametry byly změněny. Tato metoda je časově náročná a namáhavá. U dlouhých paměťových osciloskopů nemusejí ladit kontroléry LCD, aby nemusely spálit mozky. Zde sdílíme aplikaci ZDS4054Plus v testování LCD pomocí praktických příkladů.


A, ovladač LCD, ovladač funguje


Chcete-li zobrazit znaky nebo obrázky na displeji LCD, je nutné výstup dat RGB převést do ovladače LCD pomocí ovladače LCD. Ovladač LCD pak vloží do vyrovnávací paměti data a obnoví displej LCD o rychlosti 60 snímků za sekundu. (Vzhledem k vlastnostem molekul kapalných krystalů: při dlouhodobém fixování na určitém napětí způsobí zničení molekul kapalných krystalů, aby se obnovila obrazovka LCD na určité frekvenci (obvykle 60 Hz), takže video rychlost přehrávání snímků Ačkoli pouze 23 až 30 snímků za vteřinu, obnovovací frekvence TFT-LCD displeje dosahuje 60 Hz. Časování řídící jednotky LCD řídí rychlost videokamery, časování ovladačů LCD řídí obnovovací frekvenci monitoru.)


Řídicí jednotka LCD ovládá každý pixel pomocí různých kombinací signálů řady a sloupců. Tento signálový cyklus (HYNC) je velmi krátký (až 40kHz-100kHz) a umožňuje zobrazení stabilních obrazů na obrazovce.


Časování signálu řídicího signálu LCD a princip činnosti jsou následující:


LCD displej 控制器 难 调试 教 你 用 示波器 自能 轻松 解

Řadič LCD je obtížné ladit? Naučte se používat osciloskop lze snadno vyřešit


lVSYNC: synchronizační signál snímku, který indikuje začátek skenování rámce, rámeček je také obraz LCD displeje;


lHSYNC: linkový synchronizační signál, který indikuje začátek skenování 1 řádek;


lVCLK: pixel clock signal, každý puls je naplněn 1 pixelem;


lVDEN: Signál pro povolení dat. Při vysokých hodnotách jsou údaje o plnění platné.


lVD [23: 0]: Výstupní port LCD obrazových bodů.


lLEND: signál konce řádku;


Při zobrazení obrazovky s rozsahem 1024x768 pixelů musí kompletní zobrazení signálu obrazovky zahrnovat cyklus VSYNC, 768 aktivních cyklů HSYNC a každá vysoká úroveň VDEN obsahuje signály hodinového signálu 1024 pixelů. Problémy s displejem lze zkontrolovat pomocí synchronizačního signálu snímku, frekvence signálu synchronizace linek, pracovního cyklu, zpoždění, počtu cyklů HSYNC obsažených v každém cyklu VSYNC a počtu cyklů VSCLK obsažených v cyklu VDEN.


Za druhé použijte osciloskop ZDS4054Plus k vyřešení neobvyklých příkladů LCD displeje

1, překrytí obrazu, opakujte


Fenomén: posunutí, superpozice nebo opakování velkých obrazů na LCD displeji;


Příčina: Tato situace zpravidla nebude způsobena synchronizací linky nebo zpožděním signálu synchronizace pole, což může v podstatě tento efekt eliminovat. Můžete zkontrolovat, zda je načasování nebo zda je rozdíl v frekvenci hodin.


Řešení: Prvním krokem, který byste měli splnit, je pečlivě vypočítat parametry přenosu DMA a přesně upravit signály line a pole.


Řadič LCD je obtížné ladit? Naučte se používat osciloskop lze snadno vyřešit


Jak je vidět na obrazovce osciloskopu, odpovídajícím signálem každého kanálu jsou VCLK, VSYNC, VHSYNC a VDEN signály. Analytické kroky jsou následující:


1) Vzhledem k tomu, že celkový rámec signálu obvykle dosahuje 30 ms nebo více, musí osciloskop nastavit časovou základnu na 10 ms / div a signální kmitočet VCLK je obvykle až 48-96MHz a vzorkovací frekvence musí být udržována alespoň 500 Ms / s pro analýzu časování. Normální osciloskop nemůže zachytit průběh v tomto okamžiku.


2) ZDS4054Plus může stále udržovat vzorkovací frekvenci 1Gs / s pod časovou základnou 10ms / div a dokonale obnovit průběh. Se standardním měřičem frekvence každého kanálu může analyzovat, zda je frekvence každého signálu abnormální;


2, obrazová dislokace


LCD displej 控制器 难 调试 教 你 用 示波器 自能 轻松 解


Příznaky: LCD displej se posune ve vodorovném směru nebo má několik pixelů barvy, bílé nebo černé pruhy nahoře nebo dole.


Důvod: Obecně řečeno, tato situace se vztahuje na synchronizaci rámců a signály synchronizace linek. Pokud se jedná o normální abnormalitu, může to být proto, že inicializační parametry nejsou nastaveny správně. Pokud se během pracovního procesu vyskytnou abnormality, synchronizace rámců a signály synchronizace linky přijímá rušení.


Řešení: Zkontrolujte synchronizaci linky řadiče LCD a šířku signálu synchronizace pole před a po zpoždění.


Řadič LCD je obtížné ladit? Naučte se používat osciloskop lze snadno vyřešit


Jak je vidět na obrazovce osciloskopu, odpovídajícím signálem každého kanálu jsou VCLK, VSYNC, VHSYNC a VDEN signály. Analytické kroky jsou následující:


1) Měřením a statistikami na celou obrazovku analyzujte kladnou a zápornou šířku impulsu každého signálu. Pokud šířka impulsu VSYNC a VHSYNC má abnormální hodnoty, může být posuzována jako zobrazovací abnormalita způsobená interferenčním signálem;


2) Je-li šířka impulzu normální, může být počet cyklů statisticky vypočítán měřením intervalu a lze analyzovat přímý vzájemný vztah inkluze mezi signály každého cyklu velikosti za účelem kontroly časových parametrů;


3) Analyzujte zpoždění mezi jednotlivými časovými signály podle režimu zoomu a měření kurzoru.


Odeslat dotaz

whatsapp

teams

E-mail

Dotaz